机译:基于GaAs的集成电路上的双水平交叉互连中的传播延迟建模
机译:高速集成电路中互连延迟和串扰的建模和仿真
机译:PVT变化下的FinFET电路模块的延迟/功率建模和优化:观察22nm和14nm技术节点之间的趋势
机译:使用阶跃电压响应的集成电路互连RC延迟的实验测量技术
机译:改进了详细的放置和路由方法和高级技术节点的优化
机译:用于超大规模技术节点的基于2D材料的FET的材料-设备-电路共同优化
机译:超大型集成电路中缩小CU互连的新技术。新型先进的Cu沉积过程,长时间抛出溅射。